LatticeECP3高性价比的FPGA器件
浏览次数:0
莱迪思半导体公司第三代高性价比的FPGA,中档的65nm LatticeECP3™系列,它是业界最低功耗和价格的拥有SERDES 功能的FPGA器件。 LatticeECP3 FPGA系列拥有符合XAUI抖动标准的多协议3.2G SERDES、DDR3存储器接口、强大的DSP功能、高密度的片上存储器,以及多达149K 的LUT,所有这些器件的功耗与价格仅是具有SERDES功能FPGA的竞争器件的一半。整个LatticeECP3系列器件的制造采用了富士通公司的先进的低功耗工艺,并且是业界唯一的65nm中档、高性价比的FPGA器件系列。
LatticeECP3系列再次重新定义了中档、基于性价比的FPGA ,器件不仅进一步降低了成本,而且对于典型的设计,与具有竞争力的带有SERDES功能的FPGA相比较,还减少了80 %的静态功耗,总功耗的降低也超过了50 %。我们通过精心的设计选择,尽量缩小了芯片的尺寸,能够为设计人员提供高速串行I / O和处理能力的器件,无任何功耗和成本之忧.
LatticeECP3系列有5个成员
低功耗LatticeECP3 FPGA系列有5个成员,它们都提供符合标准的多协议3G SERDES、业界低成本FPGA唯一拥有的DDR3存储器接口、高性能级联DSP slice适用于高性能射频、基带和图像信号处理。 LatticeECP3 FPGA还提供中档FPGA系列中最快的LVDS I / O,能够处理1Gbps速率的输入和输出信号,还有高达6.8 M位的嵌入式存储器。逻辑密度的范围从17K LUT到149K LUT,用户的I / O数目高达586个。 LatticeECP3 FPGA系列的高性能特性包括以下几个方面:
符合10GbE XAUI抖动标准的3.2G Gbps SERDES,每个SERDES模块都具有混合并能够匹配多种协议的能力。 包括PCI Express、CPRI、OBSAI、XAUI、Serial RapidIO和千兆位以太网。
专门设计了SERDES /PCS块,使短延迟变化的CPRI链路设计能用于远程射频头连接的无线基站。
符合SMPTE串行数字接口标准,每个SERDES通道都能单独地支持3G 、HD和SD /DVB -ASI视频广播信号,这种功能是前所未有的。 拥有三速率支持功能且无需采用任何过采样技术,能尽可能少地消耗功率。
通过组合多个DSP slice,可实现36位x 36位的乘法和累加模块,每个slice都能以500MHz 的频率工作。DSP slices还具有创新的级联功能, 能实行宽的ALU及加法树的功能,且不会出现FPGA逻辑的性能瓶颈现象。
800Mbps的DDR3存储器接口,并有内置的读和写可调余量的功能。
具有输入延时块的1Gbps LVDS I / O,能与高性能的ADC和DAC 相连接。
由于拥有这些功能, LatticeECP3 FPGA系列非常适合于大批量的成本和功耗敏感的无线基础设施和有线接入设备的开发,以及视频和图像方面的应用。
设计工具支持
ispLEVER® 设计工具套件支持LatticeECP3 FPGA系列, 7.2版本的Service Pack 1。针对最新的莱迪思FPGA产品,ispLEVER设计工具套件拥有全方位的设计环境。针对所有的设计任务,它提供了一套完整的功能强大的工具,包括项目管理、IP集成、设计规划、布局和布线、在系统逻辑分析等。ispLEVER软件以CD - ROM和DVD的形式提供,可用于Windows、UNIX或Linux平台 。 ispLEVER设计工具套件包括支持所有操作系统的Synopsys的Synplify Pro® 综合工具,以及用于Windows操作系统的Active-HDL™ 莱迪思版本仿真工具。